Circuito de muestreo y retención

Este circuito puede encontrarse en la página 706 del libro Circuitos Electrónicos Discretos e Integrados de Donald L. Schilling. Es un circuito inversor de muestreo y retención que utiliza un FET de canal p como dispositivo de conmutación. El diodo D1 hace que la tensión en el drenaje del FET se mantenga fijada en 0.7 V haciendo que el voltaje Vsg nunca exceda -4.3 V independientemente del valor de la señal de entrada V1. Si la señal V1 se vuelve negativa, las funciones de las terminales drenaje y fuente se invierten, permitiendo que el circuito se comporte de manera similar a un interruptor ideal. La simulación de la respuesta del circuito es la siguiente: